纳米：它们是什么以及它们如何影响我们的CPU

什么是纳米

让我们从定义纳米到底是什么开始，因为这个简单的事实将不仅在计算方面，而且在生物学和其他重要研究领域都将发挥很大作用。

纳米（nm） 是长度的度量 ，是国际体系（SI）的一部分。如果我们认为米是刻度的标准或基本单位，则纳米是米的十亿分之一或相同的数字：

用普通人可以理解的术语来说，它只有几纳米大小，我们只能通过大功率电子显微镜才能看到。例如， 人的头发的直径大约为80, 000纳米 ，因此可以想象只有14 nm的电子组件有多小。

很明显，这种措施一直存在，但是对于硬件社区来说，近年来它具有特殊的意义。由于制造商之间的激烈竞争，他们正在基于越来越小的半导体或晶体管制造集成电路 。

晶体管

晶体管和电子原理图

您可能听说过关于处理器晶体管的被动和主动讨论。可以说，晶体管是电子电路中可以找到的最小元件，当然可以避免电子和电能。

晶体管是由诸如硅或锗的半导体材料制成的元件。它是一种元件，根据其所处的物理条件，它可以充当电导体或绝缘体。例如，磁场，温度，辐射等。当然，对于一定电压 ，CPU的晶体管就是这种情况。

晶体管存在于当今存在的所有集成电路中。它的巨大重要性在于它的功能：响应输入信号生成输出信号，即在刺激之前允许或不通过电流，从而产生二进制代码 （1个电流，0不是最新的）。

逻辑门和集成电路

NAND端口

通过光刻工艺，可以创建具有由几个晶体管组成的特定结构的电路，以形成逻辑门。逻辑门是晶体管后面的下一个单元，它是一种能够执行某种逻辑或布尔功能的电子设备。使用一些以一种或另一种方式链接的晶体管， 我们可以添加，减去和创建SI，AND，NAND，OR，NOT等门 。这就是逻辑被赋予电子元件的方式。

这就是通过一系列能够形成现在称为电子芯片的晶体管，电阻器和电容器的集成电路的创建方式。

光刻或光刻

硅片

光刻技术是制造这些极小的电子芯片的方法 ，特别是光刻技术然后是纳米光刻技术 ，因为光刻技术从一开始就用于在石头或金属上雕刻内容。

当前正在做的是使用类似的技术来制造半导体和集成电路。为此，使用了纳米厚的硅晶片 ，该硅晶片通过基于某些成分的曝光和使用其他化合物的处理， 能够形成微观尺寸的电路 。反过来，将这些晶片堆叠起来，直到获得复杂的3D芯片 。

电流晶体管有多少纳米？

1971年 ，英特尔以其创新的4004 出现了第一批基于半导体的处理器。制造商设法制造了10, 000 nm或10微米的晶体管 ，因此芯片上最多可容纳2, 300个晶体管。

从而开始了微技术至上的竞赛，目前以纳米技术而闻名。在2019年，我们拥有采用Intel的Broadwel架构，7nm和AMD的Zen 2架构的14nm制造工艺的电子芯片， IBM和其他制造商甚至正在进行5nm测试 。对于我们来说，一个5nm的晶体管仅比原子的电子云大50倍。几年前，尽管这只是一个纯实验性的过程，但已经有可能制造出一个1 nm的晶体管 。

您是否认为所有制造商都制造自己的芯片？好吧，事实是，没有，在世界上，我们可以找到四个致力于制造电子芯片的强大力量 。

台积电（TSMC） ：这家微技术公司是全球领先的芯片组装商之一。实际上，它的处理器来自AMD （核心部分）， Apple，Qualcomm，Nvidia，Huawei或Texas Instruments等品牌 。它是7nm晶体管的主要制造商。 全球铸造厂 -这是拥有最多客户的另一家硅晶片制造商，其中包括AMD，高通等。但是在这种情况下，需要使用12和14 nm晶体管。英特尔 ：蓝巨人拥有自己的处理器工厂 ，因此它不依赖其他制造商来生产产品。也许这就是为什么10nm架构要花很长时间才能与7nm竞争对手竞争的原因。但是请放心，这些CPU将是残酷的。三星：这家韩国公司还拥有自己的硅工厂 ，因此我们的条件与英特尔相同。为智能手机和其他设备创建自己的处理器。

摩尔定律和物理极限

石墨烯晶体管

著名的摩尔定律告诉我们， 微处理器中的电子数量每两年翻一番 ，事实是自半导体诞生以来，这就是事实。目前， chis随7nm晶体管一起出售 ，特别是AMD在这种用于台式机的光刻技术中，具有Zen 2架构的AMD Ryzen 3000处理器，类似地，高通， 三星或苹果等制造商也有适用于移动设备的7nm处理器。

将5 nm纳米设置为制造硅基晶体管的物理极限 。我们必须知道元素是由原子组成的，并且它们具有一定的大小。世界上最小的实验晶体管尺寸为1nm， 由石墨烯制成，石墨烯的碳原子比硅小得多。

英特尔Tick-Tock模型

英特尔Tick Tock模型

这是制造商英特尔自2007年以来一直采用的模型，用于创建和发展其处理器的体系结构。该模型分为两个步骤，这些步骤基于减少制造过程，然后优化体系结构。

当制造过程减小时 ，例如从22nm 减小到14nm， 就会发生“滴答”步骤 。 Tock步骤的作用是保持相同的制造过程并在下一次迭代中对其进行优化，而不是进一步减小纳米。例如， 2011年的Sandy Bridge体系结构是Tock（对Nehalem的32nm进行了改进） ， 而Ivy Bridge是2012年的Tick（减小至22nm）。

先验的，这个计划是他打算做一年的Tick，然后他继续Tock，但是我们已经知道，蓝色巨人从2013年起就放弃了这一策略 ，因为在Haswell继续使用22 nm，而在2004年继续使用14 nm。 2014年 。从那时起，整个步骤一直是Tock，即14nm一直在进行优化， 直到2019年达到第9代Intel Core 。预计同一年或2020年初，随着10 nm的到来，将出现新的Tick步骤。

下一步：量子计算机？

对于基于半导体的架构的局限性的答案可能在于量子计算 。这种范例从一开始就完全基于Turing机器彻底改变了计算哲学。

量子计算机既不会基于晶体管，也不会基于位。 它们将变成分子，粒子和Qbit （量子位）。该技术试图通过电子来控制物质中分子的状态和相互关系，以获得与晶体管相似的操作。当然，1 Qbit根本不等于1 bit，因为这些分子不能产生两个，而是三个或更多不同的状态 ，从而增加了复杂性，也增加了执行操作的能力。

但是对于所有这些，我们都有一些小的限制，例如需要接近绝对零温度（-273 ^o C）来控制粒子的状态，或者将系统安装在真空下。

有关所有这些的更多信息，请访问我们前一段时间研究的有关量子处理器的文章。

纳米会对处理器产生什么影响？

我们抛弃了这个令人兴奋和复杂的电子世界，在这个世界中，只有制造商及其工程师才真正知道他们在做什么。现在我们将看到减少电子芯片晶体管的纳米有什么好处 。

5nm晶体管

更高的晶体管密度

关键是晶体管，它们决定了仅可放置在几平方毫米硅中的逻辑端口和电路的数量。我们正在谈论174 mm ²矩阵中的近30亿个晶体管，例如14nm Intel i9-9900K 。以AMD Ryzen 3000为例，一个 74毫米²的7纳米阵列中约有39亿个晶体管。

更高的速度

这样可以为芯片提供更多的处理能力，因为它能够以更高的半导体密度在芯片上锁定更多状态。这样， 每个周期可以获得更多的指令 ，或者相同的，我们提高了处理器的IPC ，例如，如果我们比较Zen +和Zen 2处理器，实际上，AMD声称其新CPU已经增加了其处理能力。与上一代相比，核心CPI高达15％。

更高的能源效率

通过使晶体管具有更少的纳米，通过它们的电子数量就更少了。因此， 晶体管通过较低的电源改变状态 ，因此大大提高了能量效率。假设我们可以用更少的功率完成相同的工作，因此每消耗一瓦特我们就会产生更多的处理能力。

这对于电池供电的设备 （例如笔记本电脑，智能手机等） 非常重要 。拥有7纳米处理器的优势使我们拥有了令人难以置信的自主性，并且拥有新款Snapdragon 855 ，苹果的新款A13 Bionic和华为的麒麟990等出色的性能。

更小更新鲜的薯条

最后但并非最不重要的一点是，我们具有微型化能力 。就像我们可以在单位面积上放置更多的晶体管一样，我们也可以减少晶体管的数量以减少产生热量的芯片数量 。我们将其称为TDP，这是硅可以以其最大电荷产生的热量，请注意，它不是消耗的电能。因此，我们可以在具有相同处理能力的情况下，使设备更小，发热更少。

也有缺点

向前迈出的每一步都有其风险，在纳米技术中也可以说。具有较小纳米的晶体管使制造工艺更加难以执行 。我们需要更先进或更昂贵的技术手段，并且故障数量大大增加。一个明显的例子是，在新的Ryzen 3000中，正确晶片的每个晶片的性能已经降低。在Zen + 12 nm中，每个晶片大约有80％的功能完善的晶片，而在Zen 2中，这个百分比将下降至70％。

同样， 处理器的完整性也受到损害 ，因此需要更稳定的电源系统和更好的信号质量。这就是为什么新的AMD X570芯片组板的制造商在创建高质量VRM时要格外小心的原因。