台积电将生产三倍晶体管密度的EUV N5芯片
目录:
今天，我们将详细介绍台积电的六个性能节点和五种封装技术。 节点延伸到2023年，其技术范围从移动SoC到5G调制解调器和前端接收器。 台积电在今年早些时候召开了繁忙的VLSI研讨会，在那里展示了一个定制的第八核A72小 芯片 ，该芯片能够在1.20V的频率下达到4GHz的频率。 台积电还推出了二硫化钨作为通道材料，用于在3nm及以上的波长进行导电。
首批5nm台积电芯片将于2021年到货
台积电在今年的 Semicon West 上发表演讲后， Wikichip的好伙伴巩固了该公司的工艺节点和封装计划。 尽管N7 +是台积电的第一个基于EUV的节点，但是用这种技术制造的芯片并不是EUV使用的最先进的芯片。
N7之后的第一个“完整” TSMC节点是N5，具有三个利用N7的IP和设计的中间节点
节点N7的后面是台积电的N7P流程，它是基于DUV的前者的优化。 N7P使用N7设计规则，符合N7的IP，并使用FEOL（在线前端）和MOL（在线中间）增强功能来提高或提高7％的性能。能源效率10％。
访问我们关于市场上最佳处理器的指南
台积电（TSMC）5纳米节点N5的高风险生产于4月4日开始 ，台湾的一份报告显示，该工艺将在明年（2021年）之后大规模量产。 台积电（TSMC）预计到2020年产量将增加，并且该工厂在工艺开发方面投入了大量资金，因为N5是带有EUV的N7的第一个真正的后续产品。
使用N5制成的芯片的密度（171.3 MTR /mm²）将是通过N7制成的芯片的两倍，并且可以使用户获得15％的性能提升或30％的功耗降低关于N7 。 但是，FEOL和MOL优化将在N5P上进行。 通过它们，N5P可以将性能提高7％，将功耗提高15％。
这样，PC，移动设备，5G和其他设备的处理器和SoC即将进入一个新时代，这将改善它们的性能并节省更多能源。
