Western Digital宣布推出risc swerv处理器

Western Digital一直在与RISC-V开放指令集体系结构（ISA）合作，使任何人都可以生产处理器设计而无需支付任何专利费或许可费。 它终于宣布了具有开源许可证的SweRV RISC-V处理器 。

带有开源许可证的新型SweRV RISC-V处理器

该公司承诺在2017年将其存储处理产品转换为RISC-V ，以期在未来两年内出货10亿个内核。 英伟达也已经开始从专有内核转移到RISC-V，以驱动其图形产品的输入/输出， Rambus将RISC-V用于安全部件，甚至已经进入SSD存储控制器。

我们建议阅读Windows 10上的文章ARM将能够在本地运行64位应用程序

SweRV本身的核心是ISA RISC-V的32位变体的双向超标量实现 ，具有九级流水线，能够加载多个指令，以便按顺序同时执行。 该内核当前部署在28nm CMOS工艺节点上，运行频率高达1.8GHz，估计吞吐量为每兆赫兹4.9 CoreMarks。

Western Digital已经确认，它不仅打算在自己的产品中使用SweRV，而且还计划在开放源代码许可下启动它 。 它已经通过两种支持技术做到了这一点：SweRV指令集模拟器（ISS），利益相关者可以通过它来测试内核； 以及OmniXtend，后者通过以太网结构实现一致的缓存，重点关注从CPU到GPU和机器学习协处理器的所有内容。

Western Digital证实， SweRV将于2019年第一季度启动 。 您如何看待具有开源许可证的SweRV RISC-V处理器的发布？

Techpowerup字体