Tsmc已经准备好其5 nm节点，性能提高15％

与英特尔不同，世界各地的芯片制造商都在迅速转向下一代光刻和制程，例如7nm。 在这种情况下，我们了解到台积电已开始生产5nm的“风险”器件，并已与其OIP（开放创新平台）合作伙伴一起验证了工艺设计。

5 nm TSMC已通过验证，将用于5G和IoT应用

台积电的5nm工艺提供了1.8倍的密度，与7nm相比， 性能提升了15％

台积电宣布了5nm节点的设计和基础架构，因此，我们了解了该工艺的更多细节。 台积电与其合作伙伴合作，已通过硅测试样品验证了其5nm设计。

目前，台积电的5nm主要针对5G和IoT应用，而不是处理器 。 该公司已确认设计套件现已可用于生产过程。

访问我们关于市场上最佳处理器的指南

与7nm相比，Cortex A72内核的5nm工艺使逻辑密度达到1.8倍，性能提高了15％ 。 该公司的第一代7nm（出现在Apple A12和Qualcomm Snapdragon 855中）使用DUV光刻，而其基于N7 +工艺的7nm +节点则使用EUV光刻。

台积电似乎已经步入正轨，在7nm工艺得到很好的使用之后，下一个跳跃将是5nm，可能在接下来的3-4年内。

Wccftech字体